PATENT ABSTRACTS OF JAPAN

(11)Publication number:

53-089149

(43)Date of publication of application: 05.08.1978

(51)Int.CI.

B66B 1/06

(21)Application number: 52-003412

(71)Applicant: FUJITEC CO LTD

(22)Date of filing:

13.01.1977

(72)Inventor: AOKI HITOSHI

(54) COUNTER FOR ELEVATOR CAGE CONTROL DEVICE

(57)Abstract:

PURPOSE: To improve the reliability and productivity of an elevator by commonly using a plurality of counters and timer used for an elevator controller with compact computer.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

19日本国特許庁

公開特許公報

①特許出願公開

昭53-89149

(5) Int. Cl.²
B 66 B 1/06

创特

識別記号

砂日本分類 83 C 12 庁内整理番号 6228-58 砂公開 昭和53年(1978)8月5日

発明の数 3 審査請求 有

(全7頁)

❷エレベータ制御装置の計数装置

願 昭52-3412

②出 願 昭52(1977)1月13日

@発 明 者 青木均

茨木市庄 1 丁目28番10号 フジ テック株式会社茨木工場内

②出 願 人 フジテック株式会社大阪市西区靱本町1丁目7番4

明. 組 . 書

1.器関の次条

エレベータ制御装置の計数装置

2.特許請求の範囲

(I)小型電子計算機を備えたエレベータ制御装置 の計数装置において、入力婦子と前記小型電子計算機によりブリセットされ、前記小型電子計算機からの指令により前記入力熘子から 入力されるベルスの計数を開始し、計数値が 前記プリセットされた値に等しくなった時点 で出力を発生する計数回路とを構えたことを 特徴とするエレベータ制御装置の計数装置。 (I)小型電子計算機を備えたエレベータ制御装置

小型電子計算機を備えたエレベータ制御装置 の計数装置において、クロンク信号を発生す るクロンク信号発生回路と前記小型電子計算 機によりブリセントされ、前記小型電子計算 懐からの指令により前記クロンク信号の計数 を開始し、計数値が前記プリセットされた値 に等しくなつた時点で出力を発生する計数回 路とを備えたことを特徴とするエレベータ制 御装置の計数装置。

3.発明の詳細な説明 -

本発明は小型電子計算機を偏えたエレベータ 制御装置の計数装置に関する。

エレベータ制御装置においては各種の計数が行なわれている。例えば高速用エレベータの場合、エレベータが一定距離移動するととに得られるペルス数を計数するととにより相対的に減速開始位置を検出している。又、通過押釦の付いたエレベータにおいては、かど呼びの登録された確までの所定階数を計数することにより乗り場呼びを無視して通過する。いたずら呼び防止装置の付いたエレベータにおいては、呼びの個数を計数して所定数以上登録された時にはとれらをキャンゼルする。

このようにエレベーダ制御装置における計数装置は多種多様に用いられている。

本発明の目的の一つは、小型電子計算機を備

えたエレベータ制御装置において、入力選子と 前配小型電子計算機によりブリセットされ、前 記小型電子計算機からの指令により前記入力端 子から入力されるパルス計数を開始し、計数値 が前配ブリセットされた値に等しくなつた時点 で出力を発生する計数回路を備えることにより、 前配多種多様の計数装置の共用化を可能とした 計数装置を実現し、生産性に優れたエレベータ 制御装置を提供することにある。

次にエレベータ制御装置の計数装置のもう一つの機能即ちタイマー機能について述べる。 エレベータ制御装置は戸開一定時限装戸閉する ためのタイマー、一定時限かど呼びを優先する ためのタイマー、指令後一定時限経過しても指 会された動作が確認できない場合に故障である ことを検出するためのタイマー等、従来のエレ ペータ制御装置は多種多様のタイマーを備えて

いる必要があつた。

本発明の目的のもう一つは小型電子計算機を 偏えたエレベータ制御装置において、クロンク 信号を発生するクロック信号発生回路と、前記 小型電子計算機によりプリセットされ前記小型 電子計算機からの指令により前記クロック信号。 の計数を開始し、計数値が前記プリセットされ た値に等しくなつた時点で出力を発生する計数 **回路とを備えたエレベータ制御装置の計数装置** により、前記多種多様なタイマーの共用化及び、 調整は共有化された前記クロック信号一つでよ く、更にはこのクロック信号を調整無しに予め 所足値に精度よく設定しておくことも可能であ り、仕様変化に強く、部品数が少なく。調整の 不要な,精度の高い従つて信頼性,生産性,作 業性に使れたエレベータ制御装置を提供すると とにある。

更に例えば減速開始時点を検出する為の計数 装置と、戸開一定時限後戸閉するためのタイマ ーとについて考えると、これらの計数装置は同 時に計数を行なりことはない。このような組合 せはエレベータ制御装置の計数装置において多 くみられる。

使つて本発明の目的のもう一つは小型電子計算機を備えたエレベータ制御装置において、一つ又は複数の入力端子とクロック信号を発生するクロック信号発生回路と、前記小型電子計算機からの指令により前記一つ又は複数の入力端子から入力されるベルスと前記クロック信号のうちの一つを選択して出力する選択回路と、前記小型電子計算機からの指令により前記選択回路との出力の計数を開始し、計数値が前記プリセットされた値に等しくなつた時点で出力を発生する計数回路とを備えたエレベータ制御装置の

特朗 昭53-89149 3

計数装置により、エレベータ制御装置に含まれる計数装置の全てを共用化することを可能とし、 従つて信頼性、生産性、作業性に優れたエレベ ータ制御装置を提供するととにある。

以下本発明の実施例について図を用いて脱明 する。

第1図は本発明の計数装置の一実施例を示す。 図において1は小型電子計算機からのブリセン ト指令判断回路、2は計数固路、3は計数指令 判断回路、4は2入力ANDグート、5は入力 端子、4、8はそれぞれ小型電子計算機と接続 されるアドレスパス(A15~A0)、データパス (D7~D0)、コントロールパス(RD, WD) で ある。

以下第1図の計数装置の動作を説明する。 的記小型電子計算機は計数したいパルスの入力 増子に対応する計数装置の計数回路2を特定す

るためのアドレスをアドレスパス6亿乗せ、所 定時限後データパスフに計数回路2のプリセツ・ ト値を乗せた後コントロールパス8上に書込み 信号 W D を発生する。 との時プリセント指令制 断回路(はプリセント指令信号 PRESET を出 カレ、計数回路2はデータパス7の内容即ち前 記プリセント値によりプリセントされる。 次に前記小型電子計算機は、計数指令判断回路 5を特定するためのブドレスをアドレスパス 6 に乗せ、所定時限後データパス7に計数回路2 の計数開始を招示するためのデータを乗せる。 以下の説明においてはこの指示は D1 = 1 によ つてなされるものとする。データパスプ上のデ ータが安定した状態で前記小型電子計算機はコ ントロールパス B に客込み信号 W D を発生する。 とれたよつてブリセット指令判断回路1は計数 指令判断回路 5 に対して書込み信号 WRITEを

発生し、計数指令判断回路 3 はデータパス 7 の内容を取込み、以後は計数可能信号 BNAB DB を出力する。従つて AND ゲート 4 の一方の入力が 1 になり、計数回路 2 は入力端子 5 から入力されるパルスの計数を開始する。

計数回路 2 は計数値が前配プリセット値に等しくなつた時点に計数一致信号 EQ DAL を出力する。

計数一致信号 BQ DA D によって計数指令判断及び出力回路 3 は計数可能信号 BN AB DE を D にして計数回路 2 の計数を終了させると同時に計数終了信号 I BTR はそのまま各種制製信号として前記 小型電子計算機と独立して用いられてもよいことは明らかであるが、前記小型電子計算機に接続しておいた方が便利であるので、以下の説明においては計数終了信号 I NTR は前記小型電子計算

機の割込み信号線に接続されているとする。 計数終了信号INTRを受け取つた前配小型電子 計算機がとの計数終了信号INTRを発生してい る計数装置の計数指令判断回路 5 を特定するた めのアドレスをアドレスパス 6 に乗せ、コント ロールパス 8 に読込み信号R Dを乗せてきた時 との計数指令判断回路 5 は計数終了を示すデー タ(DO=1)をデータパス7 に乗せる。とれに よつて前記小型電子計算機は前記計数を終了し た計数装置を知るととができる。

以上本発明の計数装置の一実施例について一 飲的な小型電子計算機の場合について動作を脱 明したが、例えば入出力機器に対する一つ又は 複数の制御信号を持つ小型電子計算機の場合は、 ブリセント指令、計数開始指令をとれらの制御 信号で直接行なつてもよいととは明らかである。 又、いわゆる多レベルの割込み機能を持つ小型 電子計算機を用いた場合、割込みを発生した計 数装置確認の為の読込み動作は不要となること も明らかである。

第1図にかいてプリセント指令判断回路1は簡単なゲート回路により容易に構成できることは 明らかであり、又計数回路2もいわゆるプリセント可能なダウンカウンタを用いて容易に構成 できることから第2図にかいて計数指令判断回 路3のみ実施例を示し説明する。

第2 図は計数指令判断回路 3 の一実施例である。

図において、12 は Dタイプのフリップフロップ、13 14 は 3 状態出力ゲート 回路、3 10は AND ゲート、11 はインパータである。
フリップフロップ 12 は書込み信号 WRITE の立上がりでデータバス7上のD1 の値を取込み、

以後との値を保持し、計数一致信号BQUALが

電子計算機が計数装置に対して指示した指令を 記憶する記憶装置を別個に持つ場合はこの機能 が不要であることは明らかである。

第3図は第1図。第2図の説明の理解を容易 にするためのタイムチャートである。

第4 図はクロック信号発生回路を偶先、タイマーとして本発明の計数装置を用いる場合の一 実施例である。

図において、入力端子5がクロック信号発生回路 20 となつていることの他は第1図と同じであるので以下クロック信号発生回路 20 についてのみ説明する。

クロック信号発生回路 2 0 は、一定周期でクロック信号のベルス列を発生し、AND グート 4 を介して計数回路 2 に入力する為の回路であり、水晶発振器等で構成される一致によく知られた回路で実現できるので回路例等の説明はことで

特開昭53-89149(4) 0 の間 AND ゲート 10 の出力である計数可能信 号 BNABLBを 1 にする。計数 一致信号 BQ UAL が 1 になると、インパータ 1 1 を介して AND ゲート 10 の一方の入力が 0 となることから計 数 可能信号 ENABLE が 0 となる。 同時にフリンプフロンプ 12 の出力が 1 の時 AND ゲート 9 は計数終了信号 INTRを 1 にする。

就込み信号RBADが1の時は、3 状態出力ゲート15.14 は共に高インピーダンス状態を解除し、それぞれフリップフロップ12 の出力及び AND ゲート9 の出力をそれぞれ D1.D0 としてデーダバスでに乗せる。以上で第2 図に示した計数指令判断回路 3 の動作は容易に理解できよう。ところで図において、フリップフロップ12 の出力をデータバス D1 に乗せることができるようになつているがこれは前記小型電子計算機が指令を確認するために設けられてあり、前配小型

は省略する。

第5図は一つ又は複数の入力増子とクロック 信号発生回路及び選択回路を備え、共用化を可 能とした計数装置の一実施例である。

図において21は選択回路、30は計数選択指令判断回路であり、その他については第1図及び第2図と同じである。図において40は後で 参照する計数装置の一部を示す。

選択回路 2 1 はいわゆる データセレクタであり、 計数選択指令判断回路 3 0 の出力である 選択符 号化信号 8 5 ~ 8 0 によつて指示される入力端子 からのパルスあるいはクロック信号発生回路 2 0 からのクロック信号のいずれかを選択して AND ダート 4 の一方の入力として出力する。

計数選択指令判断回路30は、書込み信号WRITE によりデータパス7の内容を選択指令及び計数 開始指令として取込み、それぞれ選択符号化信。 号 83~80 及び計数可能信号 BNABLB を出力する。計数終了信号 INTRの出力に関しては第1 図の場合と同じである。

又、計数選択指令判断回路 30 は、既込み信号 READによりデータパス 7. に計数終了を示すデータ(DO = 1)を乗せることも第一図の場合 と同様である。

第6図は計数選択指令制断回路の一実施例で ある。

図において 55 はランチ回路、 51.52 55.54 は 3 状態出力ゲートであり、その他については 第 2 図と同じである。

ラッチ回路 5 5 仕書込み信号 WRITE KIDデータパス 7 の D2. D 5. D 4. D 5 の内容を取込み保持し、それぞれ選択符号化信号 B Q. B 1, B 2, B 3 として出力する。

3 状態出力ゲート 3.1, 52, 53, 54 は読込み信号

特開昭53-89149(5) READに従つて選択符号化信号 8 3, 8 2, 8 1, 8 0 をそれぞれデータパス 7 の D 5, D 4, D 3, D 2 に乗せる為に用いられる。

第2図と同様に前記小型電子計算根が計数装置 に対して指示した指令を記憶する記憶装置を別 個に持つ場合は、3状態出力ゲート31,32,53, 34,15 は不要であるととは明らかである。 又選択符号化佰号として4ビットの場合を例に 説明したが、本発明が選択符号化信号のビット 数の制限とは無関係であることも明らかである。

第7図は入力強子からのパルスの計数動作及びタイマー動作のうちの2つの動作が同時に起こる可能性のある場合の計数装置の接続例を示す。3個以上同時に計数する可能性がある場合についても同様にして接続してゆけばよい。

第8回は第7回のように接続された計数装置 の一部40をそれぞれA、Bと名付け、計数動

作(入力端子 5 のいずれかから入力されるパルスの計数動作、又はタイマーとしてのクロック・信号の計数動作)をそれぞれ①~⑤と名付けた場合の計数動作と、それに使用される計数装置の一部 4 0 の 関係を模軸を時間にとつて示している。

以上の説明から明らかなように、計数装置の 共用化により少数の計数装置で多くの計数動作 を実現できる。

エレベータの制御装置においては前記計数動作の同時発生は限とんどなく、2~3個の本発明 計数装置により全ての計数動作を可能にできる ことから部品数の削減が可能となる。又入力端 子と計数動作の対応が前記小型電子計算機のソ フトウェアにより決定されること、タイマーと しての計数動作の場合も設定値がソフトウェア によって失まることから仕様変化に強い計数数 置が提供できる。又、タイマーとしての計数動作の場合タイマーの精度はクロック信号発生回路のみに規定され、水晶発振器等の使用により関数の不要な精度の高いタイマーの提供も可能

従つて、本発明エレベータ制御装置の計数装置 により、信頼性、生産性、作業性に優れたエレ ベータ制御装置の提供が可能となる。

4.図面の簡単な説明・

第1図は本発明の計数装置の一実施例である。 第2図は計数指令判断回路の一実施例である。 第3図は第1図、第2図の説明の理解を容易に するためのタイムチャートである。

第4四はクロック信号発生回路を傭えた本発明 の計数回路の一実施例である。


第5回は一つ又は複数の入力端子とクロック信 号発生回路及び選択回路を備えた本発明の計数 回路の一実施例である。


第6図は計数週択指令判断回路の一実施例である。


第7図は本発明の計数装置に対して計数動作の 同時発生が最大2 額の場合の接続例を示す。 第8図は計数動作と計数装置の対応の例を示す。


- 1. ブリモント指令判断回路
- 2 計数回路
- 3 計数指令判断回路
- 6 アトレスパス
- 7 7-453
- 8 : コントロールバス
- 20 クロック信号発生回路
- 21 選択回路
- 50 計数選択指令判断回路
- ・ . AD 計数装置の一部

特許出版人 フジテック株式会社











₩ 5 8D





\$ 8 E